PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-242461

(43) Date of publication of application: 11.09.1998

(51)Int.CI.

H01L 29/78

H01L 21/283 H01L 21/316

(21)Application number: 09-043369

(71)Applicant : SONY CORP

(22)Date of filing:

27.02.1997


(72)Inventor: TANAKA NOBUFUMI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device having a silicon oxide film which restrains the penetration of boron into a silicon substrate, which suppress entrance of nitrogen into the silicon substrate while the degradation of a device characteristic is being suppressed and which can prevent degradation of the device characteristics due to it.

SOLUTION: A silicon single-crystal substrate 101 is heat-treated in a gas containing oxygen or vapor, and a first silicon oxide film 102 is formed. (a) Then, a silicon film 103 is formed on the silicon oxide film 102. (b) In succession, the silicon film 103 is heat-treated quickly in an NH3 gas atmosphere so as to be changed into a nitride. (c) In addition, the silicon film 103 is heat-treated in a gas containing oxygen or vapor so as to be changed into an oxide, and a second silicon oxide film 104 is formed. (d) As a result, the first silicon oxide film 102 and the second oxide film 104 are laminated so as to be regarded as a gate oxide film 105.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-242461

(43)公開日 平成10年(1998)9月11日


(51) Int. C1. 6 #IO1L 29/78 21/283 21/316	識別記号	庁内整理番号	F I HO1L 29/78 21/283 21/316		技術表示箇所 301 G L M		
			審査請求	未請求	請求項(の数 3	OL (全5頁)
(21)出願番号	特願平9-433	6 9	(71)出願人	0000 ソニー株		5	
(22) 出願日	平成9年(199	7) 2月27日	(72)発明者	東京都品 田中 伸 東京都品 二一株式	川区北品 史 川区北品 会社内		1目7番35号
•							

(54)【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】 ホウ素のシリコン基板への侵入を抑制し、デバイス特性劣化を抑制しながらも、さらに窒素のシリコン基板への侵入も低減し、それによるデバイス特性劣化も抑制できるシリコン酸化膜を有する半導体装置の提供。

【解決手段】 図2(a)に示すように、シリコン単結晶基板101を、酸素または水蒸気を含むガス中にて熱処理し、第一のシリコン酸化膜102を形成する。次に、図2(b)に示すように、第一のシリコン酸化膜102上にシリコン膜103を形成する。続いて、図2(c)に示すように、NH、ガス雰囲気で急速熱処理にてシリコン膜103を窒化する。さらに、図2(d)に示すように、酸素または水蒸気を含むガス中にて熱処理し、シリコン膜103を酸化し、第二のシリコン酸化膜101と第二のシリコン酸化膜101と第二のシリコン酸化膜101と第二のシリコン酸化膜101と第二のシリコン酸化膜101と第二のシリコン酸化膜101と第二のシリコン酸化膜101と多とみなされる。



10

【特許請求の範囲】

【請求項1】 半導体基板上に形成されるゲート絶縁膜であって、

シリコン基板表面を酸化して形成した第一のシリコン酸 化膜と、前記第一のシリコン酸化膜上にシリコン膜を形成し、該シリコン膜を酸化することによって形成した第 二のシリコン酸化膜とが合わされて構成されている、 ことを特徴とする半導体装置。

【請求項2】 ゲート絶縁膜形成において、

シリコン基板表面を酸化して第一のシリコン酸化膜を形成する工程と、

前記第一のシリコン酸化膜の上にシリコン膜を形成する 工程と、

前記第一のシリコン酸化膜上のシリコン膜を窒化処理する工程と、

前記室化処理されたシリコン膜を酸化して、第二のシリコン酸化膜を形成する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項3】 第一のシリコン酸化膜上のシリコン膜の酸化および窒化を同時に行うことを特徴とする請求項2 20記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関するものである。

[0002]

【従来の技術】近年、半導体素子は、高集積化、高性能 化が進んでいるが、低電圧化、低消費電力化等の要求に 従い、Pチャネル型MOSトランジスタでは、P'型ゲ ート電極が必要とされている。一般に、 P' 型ゲート電 極はゲート電極となるポリシリコンにホウ素を導入して 形成する。しかし、ホウ素を導入して形成する P'型ゲ ート電極を用いた場合、導入したホウ素がLSI製造工 程における高温熱処理中の拡散などによって、ゲート酸 化膜に入り込み、さらにゲート酸化膜を突き抜けてシリ コン基板に侵入し、MOSトランジスタのしきい値電圧 を変動させたり、ゲート酸化膜の信頼性を悪化させ、言 わゆる「ポロンの突き抜け」として問題となっている。 この「ポロンの突き抜け」問題に対して、酸化膜中の窒 素がホウ素の拡散を抑制する効果を利用して、ゲート酸 40 化膜中に窒素原子を導入することにより、ゲート電極か らシリコン基板へのホウ素拡散を抑制したいくつかの試 みが報告されている(例えば、E.Hasegawaら、IEDM Tec h. Digest, 895 (1993). C.T. Liu ら、Digest of the Inte rnational Symposium on VLSI Technology, 18(1996) な ど参照)。

[0003]

【発明が解決しようとする課題】しかしながら、窒素の 導入された酸化膜を形成するには、例えばNH,、N. 〇などの窒素を含むガス中で酸化膜を熱処理して酸化膜 50

を窒化する方法があるが、この方法を用いると、酸化膜 中の窒素の濃度分布は、図1に示すように、シリコン酸 化膜とシリコン基板との界面に、言い換えると、シリコ ンの酸化部分と未酸化部分の界面に窒素の濃度ピークを 持つようになる。また、他にも窒素の導入された酸化膜 を形成するには、シリコン基板をNOなどの窒素を含む ガス中で酸化することでも得られるが、これらの方法に よっても、シリコン基板を酸化してからこれを窒化した ときと同様に、シリコン酸化膜とシリコン基板の界面に 窒素の濃度ピークを持つ。このとき、酸化膜中に窒素が 導入されることにより、ポロンの突き抜けは抑制できる ものの、図1から分かるように、窒素はシリコン基板に も侵入してしまうため、これが新たにPチャネル型MO Sトランジスタのトランスコンダクタンス劣化という半 導体素子の性能劣化を引き起こしてしまう(例えばH.S. Momoseら、IEEE Trans.Electron Devices,vol.41, No.4, 546(1994) 参照)。

【0004】したがって本発明の目的は、ホウ素のシリコン基板への侵入を抑制し、デバイス特性劣化を抑制しながらも、さらに窒素のシリコン基板への侵入も低減し、それによるデバイス特性劣化も抑制できるシリコン酸化膜を有する半導体装置およびその製造方法の提供である。

[0005]

【課題を解決するための手段】本発明者らは鋭意研究の結果、上述の課題を解決することを得た。すなわちあってとを得た。すなわちあってとを得た。すなわちあってとを得た。すないであることを得た。すないであっているでは、一ついないである。とを得た。すないである。は、一ついないである。は、一ついないである。とでは、一ついないである。とでは、一ついないである。とでは、一ついないである。とでは、一ついないである。とでは、一ついないである。とでは、一ついないである。とでは、一ついないである。とでは、一ついないである。

[0006]

【発明の実施の形態】本発明では、ゲート酸化膜のうち、窒化処理を施すのは、表面側の第二のシリコン酸化膜であるため、窒素濃度のピークが第二のシリコン酸化膜のシリコン基板側界面に位置しても、シリコン基板とは、第一のシリコン酸化膜で隔てられているため、シリコン基板に侵入する窒素の濃度は、従来法に比べ抑制することができる。これにより、ホウ素のシリコン基板への侵入を抑制しながらも、窒素のシリコン基板への侵入を抑制しながらも、窒素のシリコン基板への侵入も低減し、それによるデバイス特性劣化も抑制できる。【0007】以下、本発明を実施例によりさらに説明す

(実施例1)以下に、本発明の実施例について図面を参 照して説明する。図2(a)~(e)は、本発明の実施 例の半導体装置における絶縁膜の製造工程を説明するた めの、工程順に示した断面図である。まず初めに、通常 の素子分離工程によりシリコン基板に素子分離酸化膜を 形成後、RCA洗浄、0.1%HF水溶液による洗浄で 表面を水素終端させたシリコン単結晶基板101を、酸 素または水蒸気を含むガス中にて熱処理し、図2(a) に示す (素子分離酸化膜は図示せず) ように、2 n m程 度の膜厚の第一のシリコン酸化膜102を形成する。こ 10 侵入を抑えることができる。 れは、例えば、急速熱処理酸化(RTO; Rapid The mal Oxidation)法により、酸素ガス中、800℃の熱 処理にて形成することが出来る。次に、図2 (b) に示 すように、第一のシリコン酸化膜102上に2nm程度 のシリコン膜103を形成する。これは、例えば、LP -CVD法にて、原料ガスSiH、を用いて、1Tor r、530℃で形成することができる。続いて、図2 (c)に示すように、窒素を含むガス、例えばNH,ガ ス雰囲気で急速熱処理にて900℃、90秒熱処理し、 シリコン膜103を窒化する。さらに、図2(d)に示 20 すように、酸素または水蒸気を含むガス中にて熱処理 し、シリコン膜103を酸化し、第二のシリコン酸化膜 104とする。これは、例えば、水蒸気ガス中、850 ℃の熱処理で形成できる。この結果、シリコン基板の熱 酸化により形成した第一のシリコン酸化膜102と第二 のシリコン酸化膜104が積層することにより、これら はまとめて膜厚4~5 nmのゲート酸化膜105とみな すことができる。そしてこの後、ゲート酸化シリコン膜 105上にゲート電極106を形成することにより図2 (e) のようにMOS構造ができ上がる。

【0008】ここで、図1に示したように、窒化処理し たシリコンを酸化すると、窒素濃度のピークは、既に酸 化されたシリコン酸化膜と未酸化のシリコンの界面に存 在するので、以上の実施例1で示した工程における第一 のシリコン酸化膜102上のシリコン膜103の酸化で は、窒素のピークは図3に示すように、第一のシリコン 酸化膜102上に形成したシリコン膜103の未酸化部 分と、表面側から形成の進んでいるシリコン酸化膜部分 の界面に存在し、この界面は酸化が進むにつれ、基板側 へと移動し、窒素の濃度ピークも移動することになる。 そして、界面が第一のシリコン酸化膜102に到達した ところ、即ち、第一のシリコン酸化膜102と第二のシ

リコン酸化膜104が接続したところで、酸化を終了す ると、窒素の濃度ピーク位置は、第一のシリコン酸化膜 102と第二のシリコン酸化膜104が接続した所とな る。これによって、元から存在した第一のシリコン酸化 膜102と、新たに第一のシリコン酸化膜上のシリコン 酸化して得られた第二のシリコン酸化膜104がつなが り、一つのゲート酸化膜105とみなすことができ、し かもそのゲート酸化膜105の中央付近に窒素濃度のピ ークを作ることができ、シリコン基板101への窒素の

【0009】 (実施例2) 実施例1において、第一のシ リコン酸化膜102上にシリコン膜103を形成した 後、シリコン膜103を窒化せずに、シリコン膜103 を窒素および酸素または水蒸気を含むガス、例えばN, 〇を含む雰囲気にて酸化及び窒化処理し、シリコン膜1 03をシリコン窒化酸化膜104にすることもできる (図4参照)。この手法においても、実施例1と同様に 窒素濃度のピークは、シリコン酸化膜の酸化膜部分と未 酸化部分の境界面に存在するため、第一のシリコン酸化 膜上のシリコン膜を窒化酸化した後には、ゲート酸化膜 の中央に窒素濃度のピークを位置させることができ、シ リコン基板への窒素の侵入を低減させることができる。 [0010]

【発明の効果】本発明によれば、ホウ素のシリコン基板 への侵入を抑制し、デバイス特性劣化を抑制しながら ・ も、窒素のシリコン基板への侵入も低減し、それによる デバイス特性劣化も抑制できるシリコン酸化膜を有する 半導体装置およびその製造方法が提供される。

【図面の簡単な説明】

【図1】従来技術の問題点を説明するための図である 30 【図2】本発明の実施例1でのMOSトランジスタの一 部の製造工程を説明するための図である。


【図3】本発明の実施例1でのMOSトランジスタの断 面の窒素分布と酸化時間との関係を説明するための図で

【図4】本発明の実施例2でのMOSトランジスタの一 部の製造工程を説明するための図である。


【符号の説明】


101……シリコン基板、102……第一のシリコン酸 化膜、103……シリコン膜、104……第二のシリコ ン酸化膜、105……ゲート酸化膜、106……ゲート 電極。

[図1]




【図2】






【図3】




[図4]


ダブブブブブブ 架ーのシリコン酸化**以**102 _____ンリコン基板101

(a)第一のシリコン酸化膜形成



(b)シリコン酸化基形成





(の)ゲート電極形成